3 Description technique » Historique » Version 1
Anonyme, 31/03/2021 10:29
| 1 | 1 | Anonyme | h1. 3. Description technique |
|---|---|---|---|
| 2 | |||
| 3 | La base de développement est la carte DE0-Nano-SoC développée par TERASIC. Il s’agit d’une carte de prototypage contenant le cyclone V d’Altera et divers périphériques. Le cyclone V dispose d’une partie FPGA et d’une partie processeur (HPS). Cette dernière fonctionne à l’aide d’un Linux embarqué incorporé sur une carte SD. Comme expliqué précédemment, une carte ADC s’implante sur la carte DE0-Nano-SoC afin d’apporter les périphériques nécessaires au fonctionnement du système. |
||
| 4 | |||
| 5 | L’ensemble du travail a été effectué grâce aux outils Altera tels que Quartus (v18.0). |
||
| 6 | |||
| 7 | |||
| 8 | ______________________________________________________________________________________________________________________________________________________________ |
||
| 9 | Page précédente : [[2.2. Gantt]] |
||
| 10 | Page suivante : [[3.1. Structure du projet]] |