Polytech Projets Ge

h1. Régulation haute fréquence

!http://fim-auvergne.fr/images/ecoles/polytech.png! !https://pbs.twimg.com/profile_images/678882975602368512/nDh_CKC1.png!

Arnaud VOYER - Rémi OURLIAC 

Client : Benoît ISSARTEL & François KERSULEC

Tuteur industriel : Pascal FICKINGER

Référent GE : Jacques LAFFONT

30/01/2018 - 11/01/2019

[[Résumé]]

[[Remerciements]]

[[Introduction, Régulation haute fréquence]]

[[1. Description du projet]]

---[[1.1.	APOJEE groupe Punch PowerTrain]]

---[[1.2.	La problématique]]

---[[1.3.	Le cahier des charges]]

---[[1.4.	Les livrables]]

[[2. Organisation du projet]]	

---[[2.1.	WBS]]

---[[2.2.	Gantt]]

[[3. Description technique]]

---[[3.1.	Structure du projet]]

---[[3.2.	Mise en place de la partie FPGA]]

------[[3.2.1.	Génération d’une PWM]]

------[[3.2.2.	Acquisition de la tension d’entrée]]

------[[3.2.3.	Le correcteur PID]]

------[[3.2.4.	Génération de la consigne sinusoïdale]]

------[[3.2.5.	Fréquence de régulation]]

---[[3.3.	Mise en place de la partie HPS et de l'IHM]]

------[[3.3.1.	Création du périphérique]]

------[[3.3.2.	Mise en place d’une IHM]]

------[[3.3.3.	Interfaçage du FPGA et l'IHM]]

---[[4.         Résultats]]

---[[5.         Pistes d'optimisation du système]]

[[Conclusion, Régulation haute fréquence]]

Annexes

---[[I. Schémas de la carte ADC]]